A medida que la inteligencia tecnológica está encontrando su camino en cada vez más áreas de nuestras vidas, en campos que van desde la conducción autónoma a la medicina personalizada, se están generando enormes cantidades de datos. Pero al igual que la inundación de datos está alcanzando proporciones masivas, la capacidad de los chip de computadora para procesarla en información útil parece estancarse.

Nuevo chip de almacenamiento masivo

Ahora, los investigadores de la Universidad de Stanford y del MIT han construido un nuevo chip para superar este obstáculo. Los resultados se publicaron en la revista Nature, del autor principal Max Shulaker, profesor asistente de ingeniería eléctrica e informática en el MIT. Shulaker comenzó el trabajo como estudiante de doctorado junto a H.-S. Philip Wong y su asesor Subhasish Mitra, profesores de ingeniería eléctrica e informática en Stanford. El equipo también incluyó a los profesores Roger Howe y Krishna Saraswat, también de Stanford.

Las computadoras hoy en día comprenden diferentes chips que trabajan juntos. Hay un chip para la informática y un chip separado para el almacenamiento de datos, y las conexiones entre los dos son limitados. A medida que las aplicaciones analizan volúmenes cada vez más masivos de datos, la limitada velocidad con la que los datos pueden moverse entre diferentes chips está creando un “cuello de botella” crítico en la comunicación. Para empeorar las cosas, los dispositivos subyacentes, los transistores hechos de silicio, ya no están mejorando a la tasa histórica con la que venían durante décadas.

Nuevo prototipo

El nuevo prototipo es un cambio radical a los chips de hoy. Utiliza múltiples nanotecnologías, junto con una nueva arquitectura informática, para revertir ambas tendencias.

En lugar de depender de dispositivos basados ​​en silicio, el chip utiliza nanotubos de carbono y células de memoria de acceso aleatorio resistivo (RRAM). Los investigadores integraron más de 1 millón de células RRAM y 2 millones de transistores de efecto de campo, convirtiéndolo en el sistema nanoelectrónico más complejo jamás fabricado

.

El RRAM y los nanotubos de carbono se construyen verticalmente unos sobre otros, lo que forma una nueva y densa arquitectura informática tridimensional con intercalación de capas de lógica y memoria. Mediante la inserción de cables ultradensos entre estas capas, esta arquitectura tridimensional promete superar el cuello de botella de la comunicación.

Sin embargo, tal arquitectura no es posible con la tecnología existente basada en silicio, de acuerdo con el autor principal del documento, Max Shulaker, que es miembro principal de Microsystems Technology Laboratories del MIT. “Los circuitos son hoy en día 2-D, debido a que la construcción de transistores de silicio convencionales implica temperaturas extremadamente altas de más de 1.000 grados Celsius”, dice Shulaker. “Si luego construye una segunda capa de circuitos de silicio en la parte superior, esa alta temperatura dañará la capa inferior de los circuitos”.

Clave de estos nuevos chips

La clave de este trabajo es que los circuitos de nanotubos de carbono y la memoria RRAM se pueden fabricar a temperaturas mucho más bajas, por debajo de 200 ° C. “Esto significa que pueden construirse en capas sin dañar los circuitos inferiores”, dice Shulaker.

Esto proporciona varios beneficios simultáneos para futuros sistemas informáticos. “Los dispositivos son mejores: la lógica hecha de nanotubos de carbono puede proporcionar un orden más eficiente en energía en comparación con la lógica de hoy hecha de silicio, y de manera similar, RRAM puede ser más denso, más rápido y más eficiente en energía en comparación con DRAM”, haciendo referencia a una memoria convencional conocida como memoria dinámica de acceso aleatorio.

“Además de los dispositivos mejorados, la integración tridimensional puede abordar otra consideración clave en los sistemas: las interconexiones dentro y entre los chips”, añade Saraswat.